| 品牌：mixel | 型号：MXL-DPHY | 类型：编码器、解码器 |
| 封装：MXL-DPHY | 应用领域：汽车电子 |
Mixel MIPI D-PHY IP（MXL-DPHY）是一种高频率、低功耗、低成本、源同步的物理层，符合MIPI? Alliance D-PHY的标准。（在Mixel MIPI Central了解更多关于Mixel MIPI生态系统的信息，该平台可让您接触到Mixel的MIPI生态系统供应链合作伙伴。）尽管主要用于连接摄像头和显示设备到核心处理器，这款MIPI PHY也可用于许多其他应用。它以主从配置使用，其中高速信号具有低电压摆动，低功耗信号具有大摆动。高速功能用于高速数据流量，而低功耗功能主要用于控制。
D-PHY被分为数字模块 - CIL（控制和接口逻辑）和混合信号模块。提供软IP视图（RTL和STA约束）用于数字模块，提供硬IP视图（GDSII/CDL/LEF/LIB）用于混合信号模块。软IP和硬IP的独特组合允许架构设计的灵活性，并在客户特定的设计流程中无缝实施。
CIL模块与协议层进行接口，并确定通道模块的全局操作。D-PHY和协议之间的接口被称为PHY-协议接口（PPI）。
在正常操作中，数据通道在低功耗模式和高速模式之间切换。双向通道还可以切换通信方向。操作模式或方向的更改需要启用和禁用某些电气功能。这些启用和禁用事件不会导致线路上出现错误信号电平的检测故障。因此，所有模式和方向的变化都是平稳的，确保正确检测线路信号。
Mixel的D-PHY是一种完整的物理层，在多家代工厂和多个节点上经过硅验证。这款MIPI PHY完全集成了模拟电路、数字和可合逻辑。我们的D-PHY可用于支持使用PHY协议接口（PPI）的MIPI相机串行接口（CSI）和显示串行接口（DSI）。Mixel为不同的应用提供了许多不同配置的IP。通用通道配置可用于支持任何允许的用例，而其他配置针对许多不同的用例进行了优化，如仅传输、仅接收、DSI、CSI、TX+和RX+。TX+和RX+配置都支持全速内部回环操作，无需额外区域与通用通道配置相关。
Mixel MIPI D-PHY（MXL-DPHY）的特点包括：
? 符合MIPI D-PHY规范v2.5，并向后兼容D-PHY v2.1、v1.2和v1.1
? MIPI D-PHY使用点对点差分接口，并具有支持多个数据通道和一个时钟通道的模块化架构，可支持所有可能的配置
? 数据通道支持双向和单向模式，时钟通道支持单向通信
? 支持MIPI相机串行接口和MIPI显示串行接口（CSI-2、DSI和DSI-2）
? 高速模式下支持80Mbps至4.5Gbps的数据速率，低功耗模式下支持10Mbps的数据速率
? 通用通道配置可编程以适应所有允许的用例
? 还提供针对特定用例进行优化的配置
? 回环测试（BIST）支持
? 可选的阻抗终端校准器
? 架构设计与我们高性能的PLL***匹配，专门为解决高达4.5Gbps的MIPI应用而设计
Mixel MIPI D-PHY IP具有许多优势，包括：
? 以成本效益的高容量制造测试为目标的全面嵌入式DFT功能
? 支持D-PHY Universal、TX+和RX+配置中以最小面积开销实现全速内部回环测试的高容量制造测试
此外，Mixel D-PHY v2.5还具有其他优势，包括：
? 支持所有v2.5规范中之前版本未提供的功能，如扩频时钟（SSC）和发射均衡（去加重）
? 支持新的节能功能，如HS-TX半摆幅模式和高速（HS）未端终止模式
? 支持新的备用LP模式，适用于通道较长的物联网应用，实现快速总线切换
IP产品 | IP型号 | 版本特性 | 支持速度bps |
Mixel MIPI D-PHY IP | MXL-DPHY | v2.5，兼容 v2.1、v1.2和v1.1 支持CSI-2、DSI和DSI-2 | 高速：80M~4.5G 低功耗模式: 10M |
Mixel MIPI C-PHY IP | MXL-CPHY | v2.0，兼容 C-PHY v1.2和v1.1 支持CSI-2、DSI和DSI-2 | 等效速***速：182.8M~10.26G 低功耗模式: 10M |
Mixel MIPI M-PHY IP | MXL-MPHY | M-phy V4.1 支持所有HS模式（HS GEAR 1-4，A/B系列 | HS模式为1.248-11.6608Gbps LS模式为0.01-576Mbps |
LVDS Serializer IP | MXL-SR-LVDS | 兼容TIA/EIA-644 LVDS标准 | 支持25-165 MHz的时钟 高达1.25 Gbps的带宽, 高达5 Gbps的数据吞吐量 |
LVDS Deserializer IP | MXL-DS-LVDS | 兼容TIA/EIA-644 LVDS标准 | 支持25-165 MHz的时钟 高达1.15 Gbps的带宽, 高达5 Gbps的数据吞吐量 |
C/D-PHY Combo IP | MXL-CPHY-DPHY | 双物理层. 支持D-PHY 2.5，向后兼容v2.1、v1.2和v1.1 支持C-PHY2.0，向后兼容v1.1和v1.2 | C-PHY高速模式下每个通道182.8 Mbps至10.26 Gbps D-PHY模式下每个通道的数据速率可达4.5 Gbps |
LVDS/D-PHY Combo TX IP | MXL-LVDS-DPHY-DSI-TX | D-Phy: 支持MIPI D-PHY标准1.1 LVDS: 兼容TIA/EIA-644 LVDS标准 | D-phy高速模式下为80 Mbps至1.05 Gbps LVDS 支持24-150 MHz的时钟, 高达1050 Mbps的通道带宽, 高达4.2 Gbps的数据吞吐量 |
LVDS/D-PHY Combo RX IP | MXL-LVDS-MIPI-RX | D-Phy: 支持MIPI D-PHY标准1.0 LVDS: 兼容TIA/EIA-644 LVDS标准 | MIPI高速模式下的数据速率为80 Mbps到1 Gbps LVDS高速模式下的数据速率为140 Mbps到945 Mbps 低功耗模式下的数据速率为10 Mbps |
4.25 Gbps四通道千兆位级序列化器芯片 | MXL4254A | 背板链路、PCI Express、SATA、RapidIO、10 Gbps以太网（XAUI）、FibreChannel、SFI-5、SPI-5和其他通信应用兼容。 | 4个通道，每个通道支持1.0至4.25 Gbps的操作速率 |
